본문 바로가기
한국으로/임베디드 시스템

JK 플립플롭, D 플립플롭

by 영킴. 2018. 7. 3.

JK 래치

JK 래치는 다음과 같은 상태표를 갖는다:

JK 래치 진리표
JKQnextComment
00Q상태 유지
010Reset
101Set
11Q토글(Toggle)




D 플립플럽

D 플립플럽(flip-flop)은 광범위하게 사용한다. D는 데이터(data) 또는 delay로 알려져 있다.

D 플립플럽은 입력 D의 값을 클럭의 엣지(edge)에서 캡처해서 Q에 반영한다. 엣지가 발생하지 않는 시간에는 Q가 변하지 않고 유지한다.


D 플립플럽 심볼


D 플립플럽 심볼, 하강엣지


D 플립플럽 진리표:

ClockDQnext
상승 엣지(Rising edge)00
상승 엣지(Rising edge)11
엣지 없음XQ

('X'표시는 Don't care 조건을 말한다. H와 L 어느 것이든 상관이 없다는 뜻이다.


D 플립플럽의 동기를 위한 클럭신호는 상승엣지와 하강엣지를 사용한다. 심볼에서 > 앞에 동그라미를 붙이면 하강엣지를 사용하고 있다는 뜻이다.


D 플립플럽의 SR 입력은 비동기 입력으로 Set과 Reset 기능이다. 이 입력이 액티브되면 입력 D와 C는 무시된다. D 플립플럽의 출력 상태 변화는 클럭의 엣지에서만 이루어 지는데, 필요에 따라 비동기로 임의의 시간에 Q을 1 또는 0으로 만들 때 S 또는 R 신호를 이용한다. 이것은 마지막 단에 S-R 래치와 같이 동작하도록 설계한다. 따라서 SR 래치처럼 입력을 제어해야 한다.

S=R=0 일 경우, 입력 D와 C에 의해 상태변화가 되고, S 또는 R이 하나만 1일 때 비동기로 즉각 Q의 상태변화가 일어난다. SR=11이면 출력 QQ=11이므로 사용하지 않는다.

InputsOutputs
SRD>QQ'
01XX01
10XX10
11XX11





출처: https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD

'한국으로 > 임베디드 시스템' 카테고리의 다른 글

Pull Down 저항, Pull up 저항  (0) 2018.07.06
Push Pull 출력, Open Drain 출력  (0) 2018.07.04
마이크로 프로세서와 메모리  (0) 2018.07.04
Clocked SR Latch (RS 플립플롭)  (0) 2018.07.03
능동소자, 수동소자  (0) 2018.07.03
전원, 수동소자  (0) 2018.07.03